本論文では、Verilogコード生成のための信号に基づく学習手法「QiMeng-SALV」を提案しています。この手法は、大規模言語モデル（LLM）の進展を背景に、回帰強化学習（RL）を利用して機能的に正しいVerilogコードを生成することを目指しています。Verilogコードはハードウェアゲートや配線の構造的な相互接続を規定するため、異なる出力信号が独立していることを考慮し、部分的に不正確なモジュールから検証済みの信号に対応する実装を抽出することで、意味のある機能的報酬を向上させます。具体的には、生成されたモジュールの信号の機能的正しさを参照モジュールと比較して検証し、抽象構文木（AST）を使用して信号に基づくコードセグメントを特定します。この手法により、機能的報酬の不足という問題に対処しつつ、従来のモジュールレベルから細粒度な信号レベルの最適化にパラダイムシフトを実現しています。実験結果では、本手法がVerilogEvalやRTLLMで最先端のパフォーマンスを達成し、他のモデルに対して優れた結果を示しました。