VeriMoAは、レジスタ転送レベル(RTL)設計の自動化を実現するためのエージェント混合(MoA)フレームワークです。従来の大規模言語モデル(LLM)を用いたHDL生成には、パラメトリック知識の欠如やドメイン特有の制約が障壁となっています。本研究では、トレーニングフリーのアプローチを採用し、HDL出力をキャッシュして質に基づいた選択を行う仕組みや、C++とPythonを中間表現として利用する多段階生成戦略を提案します。これにより、生成過程での知識の蓄積を促し、リソースが豊富な言語の流暢さを活かして多様な解法の促進を目指しています。実験の結果、VeriMoAは各種LLMバックボーンにおいてPass@1の指標で15～30%の改善を達成しており、特に小モデルが大モデルやファインチューニングされた代替モデルに匹敵する能力を示しています。