本稿では、チップレットベースのシステムにおける混合ディープラーニング（DL）ワークロードのためのネットワークオンインターポーザー（NoI）のトポロジ合成について議論しています。著者らは、CPU・GPUと新技術（HBM/DRAM）の非集約化がスケーラビリティを向上させる一方で、オンパッケージの非集約化がNoI内に遅延を生じさせる問題に着目しました。特に、大規模モデル推論での記憶転送が尾の遅延を膨張させ、サービスレベル合意（SLA）を侵害することを明らかにしています。解決策として、干渉スコア（IS）を導入し、NoI合成を多目的最適化問題として定式化しました。また、トポロジ生成器PARL（Partition-Aware Reinforcement Learner）を開発し、スループット、遅延、電力のバランスを取りつつ、競争力のある中間スループットを維持しつつ最悪時の遅延を1.2倍に削減できるトポロジを生成します。これは、チップレットアクセラレータの設計においてワークロードを考慮した新たな視点を提供します。